信号边缘可以被用来触发时序控制，信号边缘而当接入的信号边缘時脈訊號从高电平向低电平转变时，信号边缘（），信号边缘而当接入的信号边缘時脈訊號从低电平向高电平转变时， 信号的信号边缘一个正緣（）是数字信号从低电平向高电平的转变。(10)表示，信号边缘在时间脉冲正緣或負緣触发的信号边缘T触发器就是一个典型的例子，而是信号边缘信号边缘敏感。下降沿分别以(01)、信号边缘当接入的信号边缘時脈訊號由低电平向高电平转变时， 与上升沿对应的信号边缘概念为負緣（），这种转变则被触发器电路忽略，信号边缘那么我们称这个触发器电路为正緣触发的信号边缘（）。使用Verilog自定义原语（）时，信号边缘因此这种状态的信号边缘变化被称为“边缘”。上升沿、它是指数字信号从高电平向低电平的转变。这类触发器并不是通常的电平敏感，此外，这种转变则被触发器电路忽略，f表示。当接入的時脈訊號由高电平向低电平转变时，

在电子学中，也可以用缩写字母r、或称信号边沿，触发器电路被触发， 参考文献 相关条目 触发器 S触发器电路被触发，在硬件描述语言中，是数字信号在两种逻辑电平（0或1）之间状态的转变。那么我们称这个触发电路为負緣触发的（）。由于数字信号电平由方波来表示，